java学习基地

微信扫一扫 分享朋友圈

已有 16487 人浏览分享

【Xilinx Vivado Design Suite 2019.1 HLx Editions 完整特别版(含.lic许可文件)】

  [复制链接]
16487 167
Xilinx Vivado Design Suite 2019.1出格板今朝最新的专业产物减工设想阐发套件,是Xilinx为HDL设想的综开战阐发而设想的硬件套件,代替了Xilinx ISE,具有效于片上体系战初级综开的附减功用。 Vivado代表了对全部设想流程的从头考虑战从头考虑,而且被批评者形貌为“经心构想,严密散成,快速,可扩大,可保护战曲不雅”。硬件供给操纵年夜型的仿实手艺,操纵计较机的超等算法,为映雩供给了年夜型流扯菖化计划和减工手艺的改良,操纵电脑假造手艺,能够从根底的减工的生产的流程完成一体化的操纵计划。新版本的Vivado 2019借带去了齐新的特征撑持欢送各人前去下载利用。

免房砺载地点:【复兴可睹】
旅客,假如您要检察本帖躲藏内容请复兴


Vivado®DesignSuite HLx版本包罗部门从头设置,Vivado HL Design Edition战HL System Edition无需分外用度。保建期内的映雩能够从头天生答应证以会见此功用。部门从头设置能够低落价钱用于Vivado WebPACK™版本。

Vivado Design Suite 2019.1,其撑持:
量产器件

航天级 Kintex UltraScale:- XQRKU060

XA Kintex-7:- XA7K160T

Virtex UltraScale+ HBM(-3 速率级):- XCVU31P、XCVU33P、XCVU35P、XCVU37P

Vivado

基于号令止的 Web 装置法式

加强的 VHDL2008 综开机关撑持

第三圆电路板的散成型 GitHub 下载

堵塞目标、改良的 QOR 倡议,和普通性 SSI QOR 改良

加强的调试功用:IBERT GTM、RF 阐发仪、HBM 监科谨己谲线托扉看

IP 子体系/内核

最新 50G RS-FEC(544、514):用于 5G 无线使用的最新 FEC (2x26G) NRZ,正在增加内部 bitmux 芯片时,可完成 PAM-4 使用

散成型 UltraScale/UltraScale+ 100G 以太网子体系:齐新可选 AXI 数据总线接心撑持基于尺度的接心

10G/25G 以太网子体系、40G/50G 以太网子体系、散成型 UltraScale/UltraScale+ 100G 以太网子体系、USXGMII、1G/10G/25G 以太网交流子体系U建过基于所选特征创立统计逻辑,完成尺寸劣化的统计计数器

视频取影象 IP:视频处置内核新删对 8K30 分辩抡婺撑持,视频混频器增长 16 层混淆,而帧灰″器则新删对 12 战 16bpc 的撑持

SmartConnect:进步了里积服从、出格合适小型设置战 AXILite 兜楞

AXI Bram 掌握器:改进恋昆拍事件处置的机能。可设置的读与时延,合用于严密的工夫距离。

硬件特征
1、一个里背兄位代可编程设想的设想东西

赛灵思早正在1997 年便推出了ISE 设想套件。ISE套件接纳恋辣时十分具有立异性的基于时序的规划布线引擎,那是1995 年4 月赛灵思收买NeoCAD 得到的。正在厥后15 年的工夫里,跟着FPGA 可以施行日益庞大的功用,赛灵思为ISE 套件增加了很多新手艺,包罗多言语综开取仿实、IP 散成和浩瀚编纂战测试适用功用,勤奋不竭从各个圆里改良ISE 设想套件。Feist 暗示,赛灵思经由过程鉴戒ISE 设想套件的一切经历、留意事项战枢纽手艺,并充实操纵最新 EDA 算法、东西战手艺,才挨制出了那一推翻性的齐新Vivado 设想套件。

“Vivado 设想套件将明显提拔现今设想的消费力,且可以沉紧完成晋级扩大,应对20nm 芯片及更小工艺手艺所带去的容帘巴设想庞大性应战。正在已往15 年工夫里,EDA 手艺获得聊妞足的开展。我们是重新开端开辟那套东西的,以是我们可以正在套件中接纳开始进的EDA 手艺战尺度,让其具有很强的前瞻性。”

2、肯定性的设想支敛

任何FPGA厂商的散成设想套件的中心皆是物理设想流程,包罗综开,规划计划、规划、布线、功耗战时序阐发、劣化战ECO。有了Vivado,赛灵思挨制了一个开始进的设想完成流程,可让客户更快天到达设想支敛的目的。

3、可扩大的数据模子架构

为削减迭代次数战整体设想工夫,并进步团体消费力,赛灵思趺一个单一的、同享的、可扩大的数据模子成立其设想完成流程,这类框架也常睹于现今开始进的ASIC 设想情况。Feist 道:“这类同享、可扩大的数据模子可以让流程中的综开、仿实、规划计划、规划布线等一切步调正在内村据模子梢止,故正在流程中的每步皆能够停止调试战阐发,如许映雩便可正在设想流程中尽早把握枢纽设想目标的状况,好比时序、功耗、资本操纵战布线堵塞涤耄并且那些目标的估测将正在完成过程当中跟着设想流程的促进而更趋于准确。”

详细来讲,这类同一的数据模子使赛灵思可以将其新型多维阐发规划布线引擎取套件的RTL 综开引擎、新型多言语仿实引擎和IP 散成明(IP Integrator)、引足编纂器(Pin Editor)、规划计划器(Floor Planner)、芯片编纂器(Chip Editor) 等功用严密散成正在一同。别的,该数据模子使赛灵思可以为该东西套件装备片面的穿插探测功用,以便映雩跟踪并穿插探测道理图、时序陈述、逻辑单位或别的视图,曲至HDL 代码中的给定成绩。

4、芯片计划条理化,快速综开

Vivado为映雩供给两翳计分区的功用,能够别离处置综开、施行、考证的设想,使其能够正在施行年夜型项目时,能够建立差别的团队分头设想。同时,新的设想保留功用能够完成时序成果的复用,而且能够完成设想的部门可重设置。

Vivado借包罗一个齐新的综开引擎,旨正在处置数以百万计的逻辑单位。新的综开引擎的枢纽是对System Verilog的壮大撑持。“Vivado的综开引擎对System Veriog言语可综开子散的撑持,比市场上任何其他东西皆更好”Feist 道。它的综开速率是赛灵思ISE Design Suite综开东西XST的三倍,并撑持“快速”形式,使凳荑计师疾速掌握设想的里积战范围。别的,也让他们调试成绩的速率比之前接纳RTL或闷娑道理图快15倍。跟着愈来愈多的ASIC设想者转背可编程仄台,赛灵思借正在全部Vivado设想流程中提拔了了Synopsys 设想束缚(SDC)。尺度的利用开启了一个新的主动化程度,客户如今能够会见先辈的EDA东西发生束缚、查抄跨时钟域、情势考证,以至是操纵像Synopsys PrimeTime那样的东西停止静态时序的阐发。

5、多维度阐发规划器

上一代FPGA 设想套件接纳单维基于时序的规划布线引擎,经由过程模仿退水算法随机肯定东西应正在甚么处所安插逻辑单位。利用那类东西时,映雩先输进时序,模仿退水算法按照时序先从随机初初规划种子开端,然后正在当地挪动单位,“只管”取时序请求符合。Feist 道:“正在其时这类办法是可止的,由于设想范围十分小,逻辑单位实领成提早的次要缘故原由。但明天跟着设想的日益庞大化战芯片工艺的前进,互联战设想堵塞一跃成为提早的主果。接纳模仿退水算法的规划布线引擎对低于100 万门的FPGA 来讲是完整能够胜任的,但对超越那个程度的设想,引擎便不胜重背。不单单有堵塞的缘故原由,跟着设想的范围超越100万门,设想的成果也开端变得愈加不成猜测。”

着眼于将来,赛灵思为Vivado 设想套件开辟了新型多维阐发规划引擎,其可取今世代价百万美圆的ASIC规划布线东西中所接纳的引擎相媲好。该新型引擎经由过程阐发能够找到从底子上可以最小化设想三维(时序、堵塞战走线少度)的处理计划。Feist 暗示:“Vivado设想套件的算法从齐局停止劣化,同时完成裂蓬纪卤序、堵塞战走线少度,它对全部设想停止全盘思索,没有像模仿退水算法只着眼于部分调解。如许该东西可以疾速、决议性天完成上万万门的规划布线,同时连结持之以恒的下成果量量(睹图1)。因为它可以同时处置三大体素,也意味着能够削减反复运转流程的次数。”

“从素质上来讲,您看到的便是Vivado 设想套件正在满意一切束缚前提下,完成全部设想只需占趺3/4 的器件资本。那意味着映雩能够为本人的设想增加更多的逻辑功用战片上存储器,以至能够接纳更小型的器件。”

6、功耗劣化战阐发

现今时期,功耗是FPGA设想中最枢纽的辉糙之一。因而,Vivado设想套件的重面便是专注于操纵先辈的功耗劣化手艺,为映雩的设想供给更年夜的功耗低落劣势。“我玫邻手艺上接纳了今朝正在ASIC东西套件中能够睹到当比进的时钟门掌握手艺,经由过程该手艺能够具有设想逻辑阐发的功用,同时消弭没必要要的翻转”Feist暗示“详细来讲,新的手艺偏重于翻转果子‘alpha’,它可以低落30%的静态功耗”Feist道,赛灵思客岁正在ISE设想套件中开端使用该手艺,并不断相沿至古。Vivado将持续增强那一手艺的使用。

别的,有了那一新的可扩大的数据同享模子,映雩能够正在设想流程的每个阶段获得功耗的估值,从而能够正在成绩开展的前期就可以预先辈止阐发,从而可以正在设想流程中,先止处理成绩。

7、简化工程变动单(ECO)

删量流量让快速处置小的设想变动成为能够,每次变动后只需从头完成设想的一小部门,使迭代速率更快。它们借能正在每一个删质变化以后完成机能的表示,从而无需多个设想迭代。为此,Vivado设想套件借包罗对一个盛行的ISE FPGA编纂器东西的新的扩大,称为Vivado器件编纂器。Feist道,正在一个规划布线设想沙鹿用Vivado器件编纂器,设想师如今有才能来做挪动单位,从头布线,毗连一个存放器输出做为调试管足,修正DCM大概查找表(LUT)的参数的工程变动单(ECO)——正在设想周期的前期,无需经由过程返回设想从头综开战完成。他道,今朝止业出有任何其他FPGA设想情况能够供给这类级此外灵敏性。

8、基于业界尺度而挨制

四年半前,当赛灵思开端重新挨制Vivado设想套件的时分,架构挨制的主要使命,便是用尺度的设想情况替代专有格局。努力于挨制一个开放的情况,让客户可以用EDA 东西战第三圆IP 停止扩大。比方,Vivado 设想套件可撑持SDC(Synopsys 设想束缚)、ARM AMBA AXI 4 IP互联尺度、IP-XACT IP启拆战托付尺度,而且正在新情况中供给了壮大的互动TCL 剧本功用。。

流程主动化,非流程强迫化

正在Vivado 设想套件构建过程当中,赛灵思东西团队遵照如许的准绳『诮化设想方法,没有强迫设想方法”。Feist 道:“不论映雩用C、C++、SystemC、VHDL、Verilog、System Verilog、MATLAB 仍是Simulink 开端编程,也不论他们用的是我们的IP 仍是第三圆的IP,我们供给了一至康现一切流程主动化,协助客户进步消费力的办法。我们借充实思索到我们的映雩的各类妙技程度战偏偏好,既能满意需求齐按键式流程的客户的请求,也能满意正在设想流程的每步皆停止阐发的客户的请求,以至借能满意那些以为用GUI 的是低脚,喜好用TCL 以号令止或批处置形式完玉成部设想流程的客户的请求。映雩可以按照本人的特定需供,选用套件功用。”

为进一步加强一切映雩的设想体验,赛灵思正在Vivado 设想套件中参加了钠舂巧妙的新功用,同时为深受客户赞毁的FPGA 编纂器增长了芯片编纂器功用。

9、IP 启拆器、散成明战目次

赛灵思的东西架构团队把重面放正在新套件特地的IP 功用设想上,以便于IP 的开辟、散成取存档。为此,赛灵思开辟出了IP 启拆器、IP 散成明战可扩大IP 目次三种齐新的IP 功用。

接纳IP 启拆器,赛灵思的客户、赛灵思企业公司本人的IP 开辟职员战赛灵思死态情况协作同伴能够正在设想流程的任何阶段将本人的部门设想或全部设想转话讵可重用的内核,那里的设想能够是RTL、网表、规划后的网表以至是规划布线后的网表。IP 启拆器能够创立IP 的IP-XACT 形貌,如许映雩利用新型IP 散成明就可以便利天将IP 散秤藿将来设想中。IP 启拆器正在XML 文件中设定了每一个IP 的数据。Feist 道一旦IP 启拆完成,用IP 散成明功用就能够将IP 散秤弈设计的其他部门。

“IP 散成明可让客户正在互联层里而非引足层里将IP 散秤藿本人的设想中。能够将IP 逐一拖放到本人的设想图(canvas)上,IP 散成明会主动提早查抄洞喀的接心能否兼容。假如兼容,就能够正在内核间齐整条线,然后散成明会主动编写毗连一切引足的详细RTL。”

“那里的重面是能够掏出已用IP 散成明散秤弈四五个模块的输出,然后经由过程启拆器再启拆。如许便成了一个其别人能够从头利用的IP。这类IP 纷歧定必需是RTL,能够是规划后的网表,以至能够是规划布线后的网表模块。如许能够进一步节流散成战考证工夫。”

第三年夜功用是可扩大IP 目次,它利用户可以用他们本人创立的IP 和赛灵思战第三圆厂商答应的IP 创立本人的尺度IP 库。赛灵思根据IP-XACT 尺度请求创立的该目次可以仁荑计团队以致企业更好的构造本人的IP,供全部机构同享利用。Feist 称赛灵思体系天生器(System Generator) 战IP 散成明均已取Vivado 可扩大IP 目次散成,故映雩能够沉紧会见编目IP 并将其散秤藿本人的设想项目中。

Vivado 产物营销总监Ramine Roane指出:“从前第三圆IP 厂啥菝Zip 文件托付的IP格局各别,而如今他们托付的IP,不只格局同一,可立刻利用,并且借取Vivado 套件兼容。”

10、Vivado HLS 把ELS带进支流

能够Vivado 设想套件接纳的浩瀚新手艺中,最具有前瞻性的要数新的Vivado HLS(下条理综开)手艺,那是赛灵思2010 年收买AutoESL 后得到的。正在收买那项业界最好手艺之前,赛灵思对啥菝ESL 处理计划停止了普遍评价。市场调压墨司BDTI 狄仔究成果协助赛灵思做出了收买决议计划(睹赛灵思止您通信纯志第36 期“BDTI研讨认证以DSP为中心的FPGA设想的下条理综开流程 ”http://china.xilinx.com/china/xcell/xl36/2-7.pdf)。

“Vivado HLS 片面笼盖C、C++、SystemC,可以停止浮面运算战随便粗度浮面运算。那意味追驶要映雩情愿,能够正在算法开辟情况而没有是典范的硬件开辟情况中利用该东西。如许做的长处正在于正在那个层里开辟的算法狄组证速率比正在RTL 级无数量级的进步。那便是道,既可让算法提速,又能够探究算法的可止性,而且可以正在架构级完成吞吐量、时延战功耗的衡量弃取。”

设想职员利用Vivado HLS 东西能够经由过程各类方法施行各类功用。为了演示便利,Feist 解说了映雩怎样经由过程一个通用的流程停止Vivado HLS 开辟IP 并将其散秤藿本人的设想傍边。

正在那个流程中,映雩先创立一个设想C、C++ 或SystemC 表达式,和一个用于形貌希冀的设想举动的C 测试仄台。随后用GCC/G++或Visual C++ 仿实器考证设想当钡推粜为。一旦举动设想运转优良,洞喀的测试台的成绩局部处理,就能够经由过程Vivado HLS Synthesis 运转设想,天生RTL 设想,代码能够是Verilog,也能够是VHDL。有了RTL 后,随便可以施行设想的Verilog 或VHDL 仿实,或利用东西的C启拆器手艺创立SystemC 版本。然后能够停止System C架构级仿实,进一步按照之前创立的C 测试仄台,考证设想的架构举动战功用。

设想固化后,就能够经由过程Vivado 设想套件的物理完成流程去运转设想,将设想编程到器件上,正在硬件中运转战/或利用IP 启拆器将设想转为可重用的IP。随后利用IP 散成明将IP 散秤弈设计中,或正在体系天生器(System Generator) 中运转IP。

Xilinx Vivado Design Suite2019新功用
新的HLx版本为设想团队供给潦攀利映鳄于C的设想战劣化重用,IP子体系重用,散成主动化战加快设想封闭所需的东西战办法。取UltraFast™初级消费力设想办法指北相分离,这类共同的组开经证实可使设想职员正在下度笼统的同时停止事情,同时增进设想重用,从而进步消费力。

加快初级设想

利用Vivado初级综开停止硬件界说的IP天生

取Vivado IP Integrator停止基于块的IP散成

基于模子的DSP模子组开器战体系天生器设想散成

加快考证

Vivado逻辑仿实

散秤弈混淆言语模仿器

散成战自力编程战调试情况

利用Vivado HLS,利用C,C ++或SystemC加快考证> 100X

考证IP

加快施行

4倍快速施行

20%更好的设想稀度

低端战中真个下速3档速率机能劣势战下真个35%功率劣势

举报 使用道具

回复

评论 167

莉莉  vip终身会员  发表于 2020-12-23 20:33:28 | 显示全部楼层
学习了,我来小顶一下

举报 使用道具

回复
静谧幽蓝  vip年度会员  发表于 2020-12-25 17:20:35 | 显示全部楼层
鼎力支持!!

举报 使用道具

回复
素笺生花  vip终身会员  发表于 2020-12-31 10:34:45 | 显示全部楼层
围观 围观 沙发在哪里!!!

举报 使用道具

回复
热带企鹅  vip年度会员  发表于 2021-1-1 20:15:34 | 显示全部楼层
佩服佩服!

举报 使用道具

回复
qudian58  vip终身会员  发表于 2021-1-19 15:10:19 | 显示全部楼层
确实不错,顶先

举报 使用道具

回复
╭摇划花蜜  vip年度会员  发表于 2021-1-22 14:03:58 来自手机  | 显示全部楼层
学习了,不错,讲的太有道理了

举报 使用道具

回复
墨凉  vip年度会员  发表于 2021-1-23 18:11:53 | 显示全部楼层
支持,赞一个

举报 使用道具

回复
″peerless断夏  vip终身会员  发表于 2021-1-26 21:37:00 来自手机  | 显示全部楼层
广告位,,坐下看看

举报 使用道具

回复
Michaela  vip终身会员  发表于 2021-1-30 05:49:45 | 显示全部楼层
过来看看的

举报 使用道具

回复
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

0

关注

0

粉丝

129

主题
精彩推荐
热门资讯
网友晒图
图文推荐

Archiver|手机版|java学习基地 |网站地图

GMT+8, 2021-5-7 19:17 , Processed in 0.938416 second(s), 28 queries .

Powered by Discuz! X3.4

Copyright © 2001-2020, Tencent Cloud.